Face à l'explosion de la demande en contenu numérique, les systèmes 6G sont confrontés à des défis majeurs, notamment le développement d'amplificateurs de puissance pour les fréquences sub-THz. Ces fréquences promettent des débits de données ultra-rapides, mais repoussent les limites des technologies silicium actuelles. Dans les datacenters IA, la communication optique entre les GPU est indispensable pour réduire la consommation énergétique totale, par rapport au câblage filaire classique. Des dispositifs à très haute vitesse sont alors nécessaires pour les circuits de commande électriques des photodétecteurs et des lasers. Les transistors bipolaires à hétérojonction (HBT) à base d'InP sur de grands substrats de silicium offrent une solution prometteuse, alliant performances à haute vitesse et pertes système minimales. Cette technologie présente toutefois le défi d'intégrer les couches III-V aux procédés compatibles CMOS, tout en ouvrant la voie à de nouvelles architectures de dispositifs prometteuses, permettant à la fois la réduction des éléments parasites et la gestion de l'auto-échauffement.

Ce programme doctoral vise à orienter les développements du Leti sur les HBT III-V sur silicium afin d'optimiser l'architecture du dispositif et d'améliorer ses performances RF. Dans ce programme, l'étudiant aura la charge de :

- Réaliser la caractérisation électrique de différentes géométries de dispositifs et de diverses architectures technologiques par des mesures DC et RF telles que les caractéristiques courant-tension (I-V), l'analyse thermique, les paramètres S et éventuellement Load-Pull.
- Simuler les principaux effets parasites et de nouvelles architectures de dispositifs afin d'en comprendre les limitations.
- Collaborer étroitement avec les ingénieurs procédés pour relier les résultats électriques aux choix de fabrication et optimiser les dispositifs.