Lors d’un précédent stage, un outil de simulation d’exécution des lots en salle blanche a été développé. Cet outil tient compte des temps de process sur les équipements, des pannes d’équipement et de certains holds liés à l’intégration. Les lots injectés dans ce simulateur viennent de l’historique réel de la salle blanche.
Le but de la thèse est de développer un simulateur qui permette, de manière prospective, de simuler l’exécution des lots à partir de routes POR des principales thématiques présentes ou à venir dans la salle blanche. A partir des routes POR, l’outil doit être capable de générer des lots de développement des briques technos (short loops), mais également des lots fonctionnels incluant des plaques essais et des plaques pilotes. Un travail de nomenclature et d’enrichissement des routes au travers de métadonnées devra être mené afin de permettre à l’outil de générer des lots de manière réaliste, à la fois en terme de process, mais également de planning projet.
Différents moteurs de simulation seront comparés, en termes de performance et de précision. Des moteurs de résolution classiques (simulation discrète, évènementielle, par graphes conjonctifs) ainsi que des approches novatrices (reinforcement learning principalement, mais aussi supervised learning) seront étudiés.
Le développement et la publication d’une méthodologie de création d’instances de simulation (testbed) sera également menée lors de ces travaux de thèse.